不同的逻辑元件具有不同的设计特点。这些特点随着CMOS、TTL和ECL的不同而变化。这些特点包括输入电源能耗、速度/能量关系、封装形式、边沿变化率和电压漂移值。有些逻辑元件具有控制内部逻辑门的内部边沿
变化的时钟偏移电路，以便保持精确的传输延迟。
降低EMI并提高信号质量的一个可行办法是尽可能选择最慢速度的逻辑元件，同时保持适当的时序容限，尽量使用上升时间卉大于5 ns的元件。在一般情况下，不要使用比电路实际需要或时序要求速度更快的元件。
大多数工程师选择逻辑元件时重点考虑的是其功能、运行速度和内部逻辑门的传输延迟，很少把精力放在考虑逻辑元件的电磁效应上。但实际情况是，当元件的运行速度加快时，伴随着内部传输延迟下降，射频电流会增大，导致串扰和振铃现象的发生。
匿名回答于2021-08-22 17:26:30
