全心思齐网

fpga中“=”和“u003c=”有什么区别?

<= , 为“信号”赋值。信号,是VHDL中基本的寄存器。

:=,是变量赋值, 是临时的"导线名称"。

匿名回答于2024-05-31 01:20:32


相关知识问答